1.8(cid:31)Volt(cid:31)Intel(cid:31)StrataFlash®(cid:31)Wireless(cid:31)
`Memory(cid:31)(L18)
`28F640L18,(cid:31)28F128L18,(cid:31)28F256L18(cid:31)
`
`Datasheet
`
`Product(cid:31)Features
`
`Software
`— 20(cid:31)µs(cid:31)(Typ)(cid:31)program(cid:31)suspend
`— 20(cid:31)µs(cid:31)(Typ)(cid:31)erase(cid:31)suspend
`— Intel®(cid:31)Flash(cid:31)Data(cid:31)Integrator(cid:31)(FDI)(cid:31)optimized
`— Basic(cid:31)Command(cid:31)Set(cid:31)(BCS)(cid:31)and(cid:31)Extended(cid:31)
`Command(cid:31)Set(cid:31)(ECS)(cid:31)compatible
`— Common(cid:31)Flash(cid:31)Interface(cid:31)(CFI)(cid:31)capable
`Security
`• OTP(cid:31)space:
`— 64(cid:31)unique(cid:31)device(cid:31)identifier(cid:31)bits
`— 64(cid:31)user-programmable(cid:31)OTP(cid:31)bits(cid:31)
`— Additional(cid:31)2048(cid:31)user-programmable(cid:31)OTP(cid:31)
`bits
`— Absolute(cid:31)write(cid:31)protection:(cid:31)VPP(cid:31)=(cid:31)GND
`— Power-transition(cid:31)erase/program(cid:31)lockout
`— Individual(cid:31)zero-latency(cid:31)block(cid:31)locking
`— Individual(cid:31)block(cid:31)lock-down
`■ Quality(cid:31)and(cid:31)Reliability
`— Expanded(cid:31)temperature:(cid:31)–25°(cid:31)C(cid:31)to(cid:31)+85°(cid:31)C
`— Minimum(cid:31)100,000(cid:31)erase(cid:31)cycles(cid:31)per(cid:31)block
`— ETOX™(cid:31)VIII(cid:31)process(cid:31)technology(cid:31)(0.13(cid:31)µm)
`■ Density(cid:31)and(cid:31)Packaging
`— 64-,(cid:31)128-(cid:31)and(cid:31)256-Mbit(cid:31)density(cid:31)in(cid:31)VF(cid:31)BGA(cid:31)
`packages
`— 128/0,(cid:31)and(cid:31)256/0(cid:31)Density(cid:31)in(cid:31)Stacked-CSP
`— 16-bit(cid:31)wide(cid:31)data(cid:31)bus
`
`■ High(cid:31)performance(cid:31)Read-While-Write/Erase
`— 85(cid:31)ns(cid:31)initial(cid:31)access
`— 54MHz(cid:31)with(cid:31)zero(cid:31)wait(cid:31)state,(cid:31)14(cid:31)ns(cid:31)clock-to-data(cid:31)
`output(cid:31)synchronous-burst(cid:31)mode
`— 25(cid:31)ns(cid:31)asynchronous-page(cid:31)mode
`— 4-,(cid:31)8-,(cid:31)16-,(cid:31)and(cid:31)continuous-word(cid:31)burst(cid:31)mode
`— Burst(cid:31)suspend
`— Programmable(cid:31)WAIT(cid:31)configuration
`— Buffered(cid:31)Enhanced(cid:31)Factory(cid:31)Programming(cid:31)
`(Buffered(cid:31)EFP):(cid:31)3.5(cid:31)µs/byte(cid:31)(Typ)
`— 1.8(cid:31)V(cid:31)low-power(cid:31)buffered(cid:31)and(cid:31)non-buffered(cid:31)
`programming(cid:31)@(cid:31)10(cid:31)µs/byte(cid:31)(Typ)
`Architecture
`— Asymmetrically-blocked(cid:31)architecture
`— Multiple(cid:31)8-Mbit(cid:31)partitions:(cid:31)64Mb(cid:31)and(cid:31)128Mb(cid:31)
`devices
`— Multiple(cid:31)16-Mbit(cid:31)partitions:(cid:31)256Mb(cid:31)devices
`— Four(cid:31)16-KWord(cid:31)parameter(cid:31)blocks:(cid:31)top(cid:31)or(cid:31)
`bottom(cid:31)configurations
`— 64-KWord(cid:31)main(cid:31)blocks
`— Dual-operation:(cid:31)Read-While-Write(cid:31)(RWW)(cid:31)or(cid:31)
`Read-While-Erase(cid:31)(RWE)
`— Status(cid:31)register(cid:31)for(cid:31)partition(cid:31)and(cid:31)device(cid:31)status
`Power
`— 1.7(cid:31)V(cid:31)-(cid:31)2.0(cid:31)V(cid:31)VCC(cid:31)operation
`— I/O(cid:31)voltage:(cid:31)1.35(cid:31)V(cid:31)-(cid:31)2.0(cid:31)V,(cid:31)1.7(cid:31)V(cid:31)-(cid:31)2.0(cid:31)V
`— Standby(cid:31)current:(cid:31)25(cid:31)µA(cid:31)(Typ)
`— 4-Word(cid:31)synchronous(cid:31)read(cid:31)current:(cid:31)17(cid:31)mA(cid:31)(Typ)(cid:31)
`@(cid:31)54(cid:31)MHz
`— Automatic(cid:31)Power(cid:31)Savings(cid:31)(APS)(cid:31)mode
`The(cid:31)1.8(cid:31)Volt(cid:31)Intel(cid:31)StrataFlash®(cid:31)wireless(cid:31)memory(cid:31)product(cid:31)is(cid:31)the(cid:31)latest(cid:31)generation(cid:31)of(cid:31)Intel(cid:31)StrataFlash®(cid:31)
`memory(cid:31)devices(cid:31)featuring(cid:31)flexible,(cid:31)multiple-partition,(cid:31)dual(cid:31)operation.(cid:31)It(cid:31)provides(cid:31)high(cid:31)performance(cid:31)
`synchronous-burst(cid:31)read(cid:31)mode(cid:31)and(cid:31)asynchronous(cid:31)read(cid:31)mode(cid:31)using(cid:31)1.8(cid:31)volt(cid:31)low-voltage,(cid:31)multi-level(cid:31)cell(cid:31)
`(MLC)(cid:31)technology.
`
`The(cid:31)multiple-partition(cid:31)architecture(cid:31)enables(cid:31)background(cid:31)programming(cid:31)or(cid:31)erasing(cid:31)to(cid:31)occur(cid:31)in(cid:31)one(cid:31)partition(cid:31)
`while(cid:31)code(cid:31)execution(cid:31)or(cid:31)data(cid:31)reads(cid:31)take(cid:31)place(cid:31)in(cid:31)another(cid:31)partition.(cid:31)This(cid:31)dual-operation(cid:31)architecture(cid:31)also(cid:31)
`allows(cid:31)two(cid:31)processors(cid:31)to(cid:31)interleave(cid:31)code(cid:31)operations(cid:31)while(cid:31)program(cid:31)and(cid:31)erase(cid:31)operations(cid:31)take(cid:31)place(cid:31)in(cid:31)the(cid:31)
`background.(cid:31)The(cid:31)8-Mbit(cid:31)partitions(cid:31)allow(cid:31)system(cid:31)designers(cid:31)to(cid:31)choose(cid:31)the(cid:31)size(cid:31)of(cid:31)the(cid:31)code(cid:31)and(cid:31)data(cid:31)segments.
`The(cid:31)1.8(cid:31)Volt(cid:31)Intel(cid:31)StrataFlash®(cid:31)wireless(cid:31)memory(cid:31)device(cid:31)is(cid:31)manufactured(cid:31)using(cid:31)Intel(cid:31)0.13(cid:31)µm(cid:31)ETOX™(cid:31)
`VIII(cid:31)process(cid:31)technology.(cid:31)It(cid:31)is(cid:31)available(cid:31)in(cid:31)industry-standard(cid:31)chip(cid:31)scale(cid:31)packaging.
`
`Notice:(cid:31)This(cid:31)document(cid:31)contains(cid:31)information(cid:31)on(cid:31)products(cid:31)in(cid:31)the(cid:31)design(cid:31)phase(cid:31)of(cid:31)
`development.(cid:31)The(cid:31)information(cid:31)here(cid:31)is(cid:31)subject(cid:31)to(cid:31)change(cid:31)without(cid:31)notice.(cid:31)Do(cid:31)not(cid:31)finalize(cid:31)
`a(cid:31)design(cid:31)with(cid:31)this(cid:31)information.
`
`Order(cid:31)Number:(cid:31)251902-003
`April(cid:31)2003
`
`Petitioners SK hynix Inc., SK hynix America Inc. and SK hynix memory solutions Inc.
`Ex. 1016, p. 1
`
`■
`■
`■
`■
`

`

`INFORMATION(cid:31)IN(cid:31)THIS(cid:31)DOCUMENT(cid:31)IS(cid:31)PROVIDED(cid:31)IN(cid:31)CONNECTION(cid:31)WITH(cid:31)INTEL(cid:31)PRODUCTS.(cid:31)NO(cid:31)LICENSE,(cid:31)EXPRESS(cid:31)OR(cid:31)IMPLIED,(cid:31)BY(cid:31)
`ESTOPPEL(cid:31)OR(cid:31)OTHERWISE,(cid:31)TO(cid:31)ANY(cid:31)INTELLECTUAL(cid:31)PROPERTY(cid:31)RIGHTS(cid:31)IS(cid:31)GRANTED(cid:31)BY(cid:31)THIS(cid:31)DOCUMENT.(cid:31)EXCEPT(cid:31)AS(cid:31)PROVIDED(cid:31)IN(cid:31)
`INTEL'S(cid:31)TERMS(cid:31)AND(cid:31)CONDITIONS(cid:31)OF(cid:31)SALE(cid:31)FOR(cid:31)SUCH(cid:31)PRODUCTS,(cid:31)INTEL(cid:31)ASSUMES(cid:31)NO(cid:31)LIABILITY(cid:31)WHATSOEVER,(cid:31)AND(cid:31)INTEL(cid:31)DISCLAIMS(cid:31)
`ANY(cid:31)EXPRESS(cid:31)OR(cid:31)IMPLIED(cid:31)WARRANTY,(cid:31)RELATING(cid:31)TO(cid:31)SALE(cid:31)AND/OR(cid:31)USE(cid:31)OF(cid:31)INTEL(cid:31)PRODUCTS(cid:31)INCLUDING(cid:31)LIABILITY(cid:31)OR(cid:31)WARRANTIES(cid:31)
`RELATING(cid:31)TO(cid:31)FITNESS(cid:31)FOR(cid:31)A(cid:31)PARTICULAR(cid:31)PURPOSE,(cid:31)MERCHANTABILITY,(cid:31)OR(cid:31)INFRINGEMENT(cid:31)OF(cid:31)ANY(cid:31)PATENT,(cid:31)COPYRIGHT(cid:31)OR(cid:31)OTHER(cid:31)
`INTELLECTUAL(cid:31)PROPERTY(cid:31)RIGHT.(cid:31)Intel(cid:31)products(cid:31)are(cid:31)not(cid:31)intended(cid:31)for(cid:31)use(cid:31)in(cid:31)medical,(cid:31)life(cid:31)saving,(cid:31)or(cid:31)life(cid:31)sustaining(cid:31)applications.(cid:31)
`Intel(cid:31)may(cid:31)make(cid:31)changes(cid:31)to(cid:31)specifications(cid:31)and(cid:31)product(cid:31)descriptions(cid:31)at(cid:31)any(cid:31)time,(cid:31)without(cid:31)notice.
`This(cid:31)document(cid:31)contains(cid:31)information(cid:31)on(cid:31)products(cid:31)in(cid:31)the(cid:31)design(cid:31)phase(cid:31)of(cid:31)development.(cid:31)The(cid:31)information(cid:31)here(cid:31)is(cid:31)subject(cid:31)to(cid:31)change(cid:31)without(cid:31)notice.(cid:31)Do(cid:31)not(cid:31)
`finalize(cid:31)a(cid:31)design(cid:31)with(cid:31)this(cid:31)information.
`The(cid:31)1.8(cid:31)Volt(cid:31)Intel(cid:31)StrataFlash®(cid:31)Wireless(cid:31)Memory(cid:31)(L18)(cid:31)datasheet(cid:31)may(cid:31)contain(cid:31)design(cid:31)defects(cid:31)or(cid:31)errors(cid:31)known(cid:31)as(cid:31)errata(cid:31)which(cid:31)may(cid:31)cause(cid:31)the(cid:31)product(cid:31)
`to(cid:31)deviate(cid:31)from(cid:31)published(cid:31)specifications.(cid:31)Current(cid:31)characterized(cid:31)errata(cid:31)are(cid:31)available(cid:31)on(cid:31)request.
`Contact(cid:31)your(cid:31)local(cid:31)Intel(cid:31)sales(cid:31)office(cid:31)or(cid:31)your(cid:31)distributor(cid:31)to(cid:31)obtain(cid:31)the(cid:31)latest(cid:31)specifications(cid:31)and(cid:31)before(cid:31)placing(cid:31)your(cid:31)product(cid:31)order.
`Copies(cid:31)of(cid:31)documents(cid:31)which(cid:31)have(cid:31)an(cid:31)ordering(cid:31)number(cid:31)and(cid:31)are(cid:31)referenced(cid:31)in(cid:31)this(cid:31)document,(cid:31)or(cid:31)other(cid:31)Intel(cid:31)literature(cid:31)may(cid:31)be(cid:31)obtained(cid:31)by(cid:31)calling(cid:31)1-800-
`548-4725(cid:31)or(cid:31)by(cid:31)visiting(cid:31)Intel's(cid:31)website(cid:31)at(cid:31)http://www.intel.com.
`Copyright(cid:31)©(cid:31)2003,(cid:31)Intel(cid:31)Corporation
`*(cid:31)Other(cid:31)names(cid:31)and(cid:31)brands(cid:31)may(cid:31)be(cid:31)claimed(cid:31)as(cid:31)the(cid:31)property(cid:31)of(cid:31)others.
`
`2
`
`(cid:31)
`
`Petitioners SK hynix Inc., SK hynix America Inc. and SK hynix memory solutions Inc.
`Ex. 1016, p. 2
`
`

`

`(cid:31)28F640L18,(cid:31)28F128L18,(cid:31)28F256L18
`
`2.0
`
`3.0
`
`4.0
`
`Contents
`1.0
`Introduction ..................................................................................................................7
`1.1
`Nomenclature ........................................................................................................7
`1.2
`Acronyms ..............................................................................................................7
`1.3
`Conventions ..........................................................................................................8
`Device(cid:31)Description ....................................................................................................9
`2.1
`Product(cid:31)Overview ..................................................................................................9
`2.2
`Ballout(cid:31)Diagrams(cid:31)for(cid:31)VF(cid:31)BGA(cid:31)Package...............................................................10
`2.3
`Ballout(cid:31)Diagrams(cid:31)for(cid:31)Intel®(cid:31)Stacked(cid:31)Chip(cid:31)Scale(cid:31)Package ..................................11
`2.4
`Signal(cid:31)Descriptions(cid:31)for(cid:31)VF(cid:31)BGA(cid:31)Package ...........................................................12
`2.4.1
`Signal(cid:31)Descriptions(cid:31)for(cid:31)128/0(cid:31)and(cid:31)256/0(cid:31)Stacked-CSP..........................13
`Memory(cid:31)Map .......................................................................................................15
`2.5
`Device(cid:31)Operations ...................................................................................................17
`3.1
`Bus(cid:31)Operations....................................................................................................17
`3.1.1 Reads .....................................................................................................17
`3.1.2 Writes .....................................................................................................17
`3.1.3 Output(cid:31)Disable........................................................................................17
`3.1.4
`Standby ..................................................................................................18
`3.1.5 Reset ......................................................................................................18
`Device(cid:31)Commands ..............................................................................................18
`3.2
`Command(cid:31)Definitions ..........................................................................................20
`3.3
`Read(cid:31)Operations.......................................................................................................22
`4.1
`Asynchronous(cid:31)Page-Mode(cid:31)Read ........................................................................22
`4.2
`Synchronous(cid:31)Burst-Mode(cid:31)Read ..........................................................................22
`4.2.1
`Burst(cid:31)Suspend........................................................................................23
`Read(cid:31)Configuration(cid:31)Register(cid:31)(RCR)....................................................................23
`4.3.1 Read(cid:31)Mode.............................................................................................24
`4.3.2
`Latency(cid:31)Count ........................................................................................25
`4.3.3 WAIT(cid:31)Polarity .........................................................................................27
`4.3.3.1 WAIT(cid:31)Signal(cid:31)Function................................................................27
`4.3.4 Data(cid:31)Hold ...............................................................................................27
`4.3.5 WAIT(cid:31)Delay ............................................................................................28
`4.3.6
`Burst(cid:31)Sequence......................................................................................28
`4.3.7 Clock(cid:31)Edge .............................................................................................29
`4.3.8
`Burst(cid:31)Wrap .............................................................................................29
`4.3.9
`Burst(cid:31)Length ...........................................................................................29
`Programming(cid:31)Operations .....................................................................................30
`5.1
`Word(cid:31)Programming .............................................................................................30
`5.1.1
`Factory(cid:31)Word(cid:31)Programming ...................................................................31
`Buffered(cid:31)Programming ........................................................................................31
`Buffered(cid:31)Enhanced(cid:31)Factory(cid:31)Programming ..........................................................32
`5.3.1
`Buffered(cid:31)EFP(cid:31)Requirements(cid:31)and(cid:31)Considerations ..................................32
`5.3.2
`Buffered(cid:31)EFP(cid:31)Setup(cid:31)Phase ....................................................................33
`5.3.3
`Buffered(cid:31)EFP(cid:31)Program/Verify(cid:31)Phase......................................................33
`
`4.3
`
`5.2
`5.3
`
`5.0
`
`(cid:31)
`
`3
`
`Petitioners SK hynix Inc., SK hynix America Inc. and SK hynix memory solutions Inc.
`Ex. 1016, p. 3
`
`

`

`28F640L18,(cid:31)28F128L18,(cid:31)28F256L18
`
`7.2
`
`Buffered(cid:31)EFP(cid:31)Exit(cid:31)Phase ....................................................................... 34
`5.3.4
`Program(cid:31)Suspend ............................................................................................... 34
`5.4
`Program(cid:31)Resume ................................................................................................ 35
`5.5
`Program(cid:31)Protection ............................................................................................. 35
`5.6
`Erase(cid:31)Operations ..................................................................................................... 36
`6.1
`Block(cid:31)Erase ......................................................................................................... 36
`6.2
`Erase(cid:31)Suspend.................................................................................................... 36
`6.3
`Erase(cid:31)Resume .................................................................................................... 37
`6.4
`Erase(cid:31)Protection..................................................................................................37
`Security(cid:31)Modes ......................................................................................................... 38
`7.1
`Block(cid:31)Locking ...................................................................................................... 38
`7.1.1
`Lock(cid:31)Block.............................................................................................. 38
`7.1.2 Unlock(cid:31)Block .......................................................................................... 38
`7.1.3
`Lock-Down(cid:31)Block ................................................................................... 38
`7.1.4
`Block(cid:31)Lock(cid:31)Status................................................................................... 39
`7.1.5
`Block(cid:31)Locking(cid:31)During(cid:31)Suspend .............................................................. 39
`Protection(cid:31)Registers............................................................................................ 40
`7.2.1 Reading(cid:31)the(cid:31)Protection(cid:31)Registers .......................................................... 41
`7.2.2
`Programming(cid:31)the(cid:31)Protection(cid:31)Registers .................................................. 42
`7.2.3
`Locking(cid:31)the(cid:31)Protection(cid:31)Registers ........................................................... 42
`Dual-Operation(cid:31)Considerations ......................................................................... 43
`8.1
`Memory(cid:31)Partitioning ............................................................................................ 43
`8.2
`Read-While-Write(cid:31)Command(cid:31)Sequences ........................................................... 43
`8.2.1
`Simultaneous(cid:31)Operation(cid:31)Details............................................................. 44
`8.2.2
`Synchronous(cid:31)and(cid:31)Asynchronous(cid:31)Read-While-Write(cid:31)Characteristics
`and(cid:31)Waveforms ...................................................................................... 44
`8.2.2.1 Write(cid:31)operation(cid:31)to(cid:31)asynchronous(cid:31)read(cid:31)transition.......................44
`8.2.2.2 Synchronous(cid:31)read(cid:31)to(cid:31)write(cid:31)operation(cid:31)transition ......................... 45
`8.2.3 Read(cid:31)Operation(cid:31)During(cid:31)Buffered(cid:31)Programming(cid:31)Flowchart..................... 45
`Simultaneous(cid:31)Operation(cid:31)Restrictions..................................................................46
`8.3
`Special(cid:31)Read(cid:31)States ................................................................................................ 47
`9.1
`Read(cid:31)Status(cid:31)Register .......................................................................................... 47
`9.1.1 Clear(cid:31)Status(cid:31)Register .............................................................................48
`Read(cid:31)Device(cid:31)Identifier......................................................................................... 48
`9.2
`CFI(cid:31)Query............................................................................................................49
`9.3
`Power(cid:31)and(cid:31)Reset ...................................................................................................... 50
`10.1
`Power-Up/Down(cid:31)Characteristics ......................................................................... 50
`10.2
`Power(cid:31)Supply(cid:31)Decoupling ................................................................................... 50
`10.3
`Automatic(cid:31)Power(cid:31)Saving(cid:31)(APS) .......................................................................... 50
`10.4
`Reset(cid:31)Characteristics .......................................................................................... 50
`Thermal(cid:31)and(cid:31)DC(cid:31)Characteristics........................................................................ 52
`11.1
`Absolute(cid:31)Maximum(cid:31)Ratings ................................................................................ 52
`11.2
`Operating(cid:31)Conditions .......................................................................................... 52
`11.3
`DC(cid:31)Current(cid:31)Characteristics ................................................................................. 53
`11.4
`DC(cid:31)Voltage(cid:31)Characteristics ................................................................................. 54
`
`(cid:31)
`
`6.0
`
`7.0
`
`8.0
`
`9.0
`
`10.0
`
`11.0
`
`4
`
`Petitioners SK hynix Inc., SK hynix America Inc. and SK hynix memory solutions Inc.
`Ex. 1016, p. 4
`
`

`

`(cid:31)28F640L18,(cid:31)28F128L18,(cid:31)28F256L18
`
`12.0
`
`AC(cid:31)Characteristics...................................................................................................55
`12.1
`AC(cid:31)Read(cid:31)Specifications(cid:31)(VCCQ(cid:31)=(cid:31)1.35(cid:31)V(cid:31)–(cid:31)2.0(cid:31)V)..............................................55
`12.2
`AC(cid:31)Read(cid:31)Specifications(cid:31)(VCCQ(cid:31)=(cid:31)1.7(cid:31)V(cid:31)–(cid:31)2.0(cid:31)V)................................................56
`12.3
`AC(cid:31)Write(cid:31)Specifications.......................................................................................61
`12.4
`Program(cid:31)and(cid:31)Erase(cid:31)Characteristics ....................................................................65
`12.5
`Reset(cid:31)Specifications............................................................................................65
`12.6
`AC(cid:31)Test(cid:31)Conditions .............................................................................................66
`12.7
`Capacitance ........................................................................................................67
`Appendix(cid:31)A(cid:31) (cid:31)Write(cid:31)State(cid:31)Machine(cid:31)(WSM) ...........................................................................68
`Appendix(cid:31)B(cid:31) (cid:31)Flowcharts............................................................................................................75
`Appendix(cid:31)C(cid:31) (cid:31)Common(cid:31)Flash(cid:31)Interface ................................................................................84
`Appendix(cid:31)D(cid:31) (cid:31)Mechanical(cid:31)Information...................................................................................94
`Appendix(cid:31)E(cid:31) (cid:31)Additional(cid:31)Information.....................................................................................98
`Appendix(cid:31)F(cid:31) (cid:31)Ordering(cid:31)Information(cid:31)for(cid:31)VF(cid:31)BGA(cid:31)Package ............................................99
`Appendix(cid:31)G(cid:31) (cid:31)Ordering(cid:31)Information(cid:31)for(cid:31)S-CSP(cid:31)Package .............................................100
`
`(cid:31)
`
`5
`
`Petitioners SK hynix Inc., SK hynix America Inc. and SK hynix memory solutions Inc.
`Ex. 1016, p. 5
`
`

`

`28F640L18,(cid:31)28F128L18,(cid:31)28F256L18
`
`Revision(cid:31)History
`
`Revision(cid:31)
`Date(cid:31)
`10/15/02
`01/20/03
`
`Revision
`
`-001
`-002
`
`04/11/03
`
`-003
`
`Description
`
`Initial(cid:31)Release
`Revised(cid:31)256Mb(cid:31)Partition(cid:31)Size
`Revised(cid:31)256Mb(cid:31)Memory(cid:31)Map
`Change(cid:31)WAIT(cid:31)function(cid:31)to(cid:31)de-assert(cid:31)during(cid:31)Asynchronous(cid:31)Operations(cid:31)(Asyn-
`chronous(cid:31)Reads(cid:31)and(cid:31)all(cid:31)Writes)
`Change(cid:31)WAIT(cid:31)function(cid:31)to(cid:31)active(cid:31)during(cid:31)Synchronous(cid:31)Non-Array(cid:31)Read
`Updated(cid:31)all(cid:31)Waveforms(cid:31)to(cid:31)reflect(cid:31)new(cid:31)WAIT(cid:31)function
`Revised(cid:31)Section(cid:31)8.2.2
`Added(cid:31)Synchronous(cid:31)Read(cid:31)to(cid:31)Write(cid:31)transition(cid:31)Section(cid:31)
`Improved(cid:31)1.8(cid:31)Volt(cid:31)I/O(cid:31)Bin(cid:31)2(cid:31)speed(cid:31)to(cid:31)95ns(cid:31)from(cid:31)105ns
`Added(cid:31)new(cid:31)AC(cid:31)specs:(cid:31)R15,(cid:31)R16,(cid:31)R17,(cid:31)R111,(cid:31)R311,(cid:31)R312,(cid:31)W21,(cid:31)and(cid:31)W22
`Various(cid:31)text(cid:31)edits
`Added(cid:31)Stacked-CSP(cid:31)for(cid:31)128/0(cid:31)and(cid:31)256/0(cid:31)Ball-out(cid:31)and(cid:31)Mechanical(cid:31)Drawing
`
`6
`
`(cid:31)
`
`Petitioners SK hynix Inc., SK hynix America Inc. and SK hynix memory solutions Inc.
`Ex. 1016, p. 6
`
`

`

`28F640L18,(cid:31)28F128L18,(cid:31)28F256L18
`
`1.0
`
`Introduction
`
`This(cid:31)document(cid:31)provides(cid:31)information(cid:31)about(cid:31)the(cid:31)1.8(cid:31)Volt(cid:31)Intel(cid:31)StrataFlash®(cid:31)Wireless(cid:31)memory(cid:31)device(cid:31)
`(L18).(cid:31)This(cid:31)document(cid:31)describes(cid:31)the(cid:31)device(cid:31)features,(cid:31)operation,(cid:31)and(cid:31)specifications.
`
`1.1
`
`Nomenclature
`
`1.8(cid:31)V:(cid:31)VCC(cid:31)voltage(cid:31)range(cid:31)of(cid:31)1.7(cid:31)V(cid:31)–(cid:31)2.0(cid:31)V(cid:31)(except(cid:31)where(cid:31)noted)
`1.8(cid:31)V(cid:31)Extended(cid:31)Range:(cid:31)VCCQ(cid:31)voltage(cid:31)range(cid:31)of(cid:31)1.35(cid:31)V(cid:31)–(cid:31)2.0(cid:31)V
`VPP = 9.0 V:(cid:31)VPP voltage(cid:31)range(cid:31)of(cid:31)8.5(cid:31)V(cid:31)–(cid:31)9.5(cid:31)V(cid:31)
`Block:(cid:31)A(cid:31)group(cid:31)of(cid:31)bits,(cid:31)bytes(cid:31)or(cid:31)words(cid:31)within(cid:31)the(cid:31)flash(cid:31)memory(cid:31)array(cid:31)that(cid:31)erase(cid:31)simultaneously(cid:31)
`when(cid:31)the(cid:31)Erase(cid:31)command(cid:31)is(cid:31)issued(cid:31)to(cid:31)the(cid:31)device.(cid:31)The(cid:31)L18(cid:31)flash(cid:31)memory(cid:31)device(cid:31)has(cid:31)two(cid:31)block(cid:31)
`sizes:(cid:31)16K-Word,(cid:31)and(cid:31)64K-Word.
`
`Main(cid:31)block:(cid:31)An(cid:31)array(cid:31)block(cid:31)that(cid:31)is(cid:31)usually(cid:31)used(cid:31)to(cid:31)store(cid:31)code(cid:31)and/or(cid:31)data.(cid:31)Main(cid:31)blocks(cid:31)are(cid:31)larger(cid:31)
`than(cid:31)parameter(cid:31)blocks.
`
`Parameter(cid:31)block:(cid:31)An(cid:31)array(cid:31)block(cid:31)that(cid:31)is(cid:31)usually(cid:31)used(cid:31)to(cid:31)store(cid:31)frequently(cid:31)changing(cid:31)data(cid:31)or(cid:31)small(cid:31)
`system(cid:31)parameters(cid:31)that(cid:31)traditionally(cid:31)would(cid:31)be(cid:31)stored(cid:31)in(cid:31)EEPROM.(cid:31)
`
`Top(cid:31)parameter(cid:31)device:(cid:31)Previously(cid:31)referred(cid:31)to(cid:31)as(cid:31)a(cid:31)top-boot(cid:31)device,(cid:31)a(cid:31)device(cid:31)with(cid:31)its(cid:31)parameter(cid:31)
`partition(cid:31)located(cid:31)at(cid:31)the(cid:31)highest(cid:31)physical(cid:31)address(cid:31)of(cid:31)its(cid:31)memory(cid:31)map.(cid:31)Parameter(cid:31)blocks(cid:31)within(cid:31)a(cid:31)
`parameter(cid:31)partition(cid:31)are(cid:31)located(cid:31)at(cid:31)the(cid:31)highest(cid:31)physical(cid:31)address(cid:31)of(cid:31)the(cid:31)parameter(cid:31)partition.
`
`Bottom(cid:31)parameter(cid:31)device:(cid:31)Previously(cid:31)referred(cid:31)to(cid:31)as(cid:31)a(cid:31)bottom-boot(cid:31)device,(cid:31)a(cid:31)device(cid:31)with(cid:31)its(cid:31)
`parameter(cid:31)partition(cid:31)located(cid:31)at(cid:31)the(cid:31)lowest(cid:31)physical(cid:31)address(cid:31)of(cid:31)its(cid:31)memory(cid:31)map.(cid:31)Parameter(cid:31)blocks(cid:31)
`within(cid:31)a(cid:31)parameter(cid:31)partition(cid:31)are(cid:31)located(cid:31)at(cid:31)the(cid:31)lowest(cid:31)physical(cid:31)address(cid:31)of(cid:31)the(cid:31)parameter(cid:31)partition.(cid:31)
`
`Partition:(cid:31)A(cid:31)group(cid:31)of(cid:31)blocks(cid:31)that(cid:31)share(cid:31)common(cid:31)program/erase(cid:31)circuitry.(cid:31)Blocks(cid:31)within(cid:31)a(cid:31)partition(cid:31)
`also(cid:31)share(cid:31)a(cid:31)common(cid:31)status(cid:31)register.(cid:31)If(cid:31)any(cid:31)block(cid:31)within(cid:31)a(cid:31)partition(cid:31)is(cid:31)being(cid:31)programmed(cid:31)or(cid:31)erased,(cid:31)
`only(cid:31)status(cid:31)register(cid:31)data(cid:31)(rather(cid:31)than(cid:31)array(cid:31)data)(cid:31)is(cid:31)available(cid:31)when(cid:31)any(cid:31)address(cid:31)within(cid:31)that(cid:31)partition(cid:31)
`is(cid:31)read.
`
`Main(cid:31)partition:(cid:31)A(cid:31)partition(cid:31)containing(cid:31)only(cid:31)main(cid:31)blocks.
`
`Parameter(cid:31)partition:(cid:31)A(cid:31)partition(cid:31)containing(cid:31)parameter(cid:31)blocks(cid:31)and(cid:31)main(cid:31)blocks.(cid:31)
`
`1.2
`
`Acronyms
`
`CUI:(cid:31)Command(cid:31)User(cid:31)Interface
`
`MLC:(cid:31)Multi-Level(cid:31)Cell
`
`OTP:(cid:31)One-Time(cid:31)Programmable
`
`PLR:(cid:31)Protection(cid:31)Lock(cid:31)Register
`
`PR:(cid:31)Protection(cid:31)Register
`
`Datasheet
`
`(cid:31)
`
`7
`
`Petitioners SK hynix Inc., SK hynix America Inc. and SK hynix memory solutions Inc.
`Ex. 1016, p. 7
`
`

`

`28F640L18,(cid:31)28F128L18,(cid:31)28F256L18
`
`RCR:(cid:31)Read(cid:31)Configuration(cid:31)Register
`
`RFU:(cid:31)Reserved(cid:31)for(cid:31)Future(cid:31)Use
`
`SR:(cid:31)Status(cid:31)Register
`
`WSM:(cid:31)Write(cid:31)State(cid:31)Machine
`
`1.3
`
`Conventions
`
`VCC:(cid:31)signal(cid:31)or(cid:31)voltage(cid:31)connection
`
`VCC:(cid:31)signal(cid:31)or(cid:31)voltage(cid:31)level
`0x:(cid:31)hexadecimal(cid:31)number(cid:31)prefix
`
`0b:(cid:31)binary(cid:31)number(cid:31)prefix
`
`SR[4]:(cid:31)Denotes(cid:31)an(cid:31)individual(cid:31)register(cid:31)bit.
`
`A[15:0]:(cid:31)Denotes(cid:31)a(cid:31)group(cid:31)of(cid:31)similarly(cid:31)named(cid:31)signals,(cid:31)such(cid:31)as(cid:31)address(cid:31)or(cid:31)data(cid:31)bus.
`
`A5:(cid:31)Denotes(cid:31)one(cid:31)element(cid:31)of(cid:31)a(cid:31)signal(cid:31)group(cid:31)membership,(cid:31)such(cid:31)as(cid:31)an(cid:31)address.
`
`bit:(cid:31)binary(cid:31)unit
`
`byte:(cid:31)eight(cid:31)bits
`
`word:(cid:31)two(cid:31)bytes,(cid:31)or(cid:31)sixteen(cid:31)bits
`
`Kbit:(cid:31)1024(cid:31)bits
`
`KByte:(cid:31)1024(cid:31)bytes
`
`KWord:(cid:31)1024(cid:31)words
`
`Mbit:(cid:31)1,048,576(cid:31)bits
`
`MByte:(cid:31)1,048,576(cid:31)bytes
`
`MWord:(cid:31)1,048,576(cid:31)words
`
`8
`
`(cid:31)
`
`Datasheet
`
`Petitioners SK hynix Inc., SK hynix America Inc. and SK hynix memory solutions Inc.
`Ex. 1016, p. 8
`
`

`

`28F640L18,(cid:31)28F128L18,(cid:31)28F256L18
`
`2.0
`
`Device(cid:31)Description
`
`This(cid:31)section(cid:31)provides(cid:31)an(cid:31)overview(cid:31)of(cid:31)the(cid:31)features(cid:31)and(cid:31)capabilities(cid:31)of(cid:31)the(cid:31)1.8(cid:31)Volt(cid:31)Intel(cid:31)StrataFlash®(cid:31)
`wireless(cid:31)memory(cid:31)(L18)(cid:31)device.
`
`2.1
`
`Product(cid:31)Overview
`
`The(cid:31)L18(cid:31)flash(cid:31)memory(cid:31)device(cid:31)provides(cid:31)read-while-write(cid:31)and(cid:31)read-while-erase(cid:31)capability(cid:31)with(cid:31)
`density(cid:31)upgrades(cid:31)through(cid:31)256-Mbit.(cid:31)This(cid:31)family(cid:31)of(cid:31)devices(cid:31)provides(cid:31)high(cid:31)performance(cid:31)at(cid:31)low(cid:31)
`voltage(cid:31)on(cid:31)a(cid:31)16-bit(cid:31)data(cid:31)bus.(cid:31)Individually(cid:31)erasable(cid:31)memory(cid:31)blocks(cid:31)are(cid:31)sized(cid:31)for(cid:31)optimum(cid:31)code(cid:31)and(cid:31)
`data(cid:31)storage.
`
`Each(cid:31)device(cid:31)density(cid:31)contains(cid:31)one(cid:31)parameter(cid:31)partition(cid:31)and(cid:31)several(cid:31)main(cid:31)partitions.(cid:31)The(cid:31)flash(cid:31)
`memory(cid:31)array(cid:31)is(cid:31)grouped(cid:31)into(cid:31)multiple(cid:31)8-Mbit(cid:31)partitions.(cid:31)By(cid:31)dividing(cid:31)the(cid:31)flash(cid:31)memory(cid:31)into(cid:31)
`partitions,(cid:31)program(cid:31)or(cid:31)erase(cid:31)operations(cid:31)can(cid:31)take(cid:31)place(cid:31)at(cid:31)the(cid:31)same(cid:31)time(cid:31)as(cid:31)read(cid:31)operations.
`
`Although(cid:31)each(cid:31)partition(cid:31)has(cid:31)write,(cid:31)erase(cid:31)and(cid:31)burst(cid:31)read(cid:31)capabilities,(cid:31)simultaneous(cid:31)operation(cid:31)is(cid:31)
`limited(cid:31)to(cid:31)write(cid:31)or(cid:31)erase(cid:31)in(cid:31)one(cid:31)partition(cid:31)while(cid:31)other(cid:31)partitions(cid:31)are(cid:31)in(cid:31)read(cid:31)mode.(cid:31)The(cid:31)L18(cid:31)flash(cid:31)
`memory(cid:31)device(cid:31)allows(cid:31)burst(cid:31)reads(cid:31)that(cid:31)cross(cid:31)partition(cid:31)boundaries.(cid:31)User(cid:31)application(cid:31)code(cid:31)is(cid:31)
`responsible(cid:31)for(cid:31)ensuring(cid:31)that(cid:31)burst(cid:31)reads(cid:31)don’t(cid:31)cross(cid:31)into(cid:31)a(cid:31)partition(cid:31)that(cid:31)is(cid:31)programming(cid:31)or(cid:31)erasing.
`
`Upon(cid:31)initial(cid:31)power(cid:31)up(cid:31)or(cid:31)return(cid:31)from(cid:31)reset,(cid:31)the(cid:31)device(cid:31)defaults(cid:31)to(cid:31)asynchronous(cid:31)page-mode(cid:31)read.(cid:31)
`Configuring(cid:31)the(cid:31)Read(cid:31)Configuration(cid:31)Register(cid:31)enables(cid:31)synchronous(cid:31)burst-mode(cid:31)reads.(cid:31)In(cid:31)
`synchronous(cid:31)burst(cid:31)mode,(cid:31)output(cid:31)data(cid:31)is(cid:31)synchronized(cid:31)with(cid:31)a(cid:31)user-su